详情

近年来，随着三维叠层封装技术和MEMS封装技术的发展，硅垂直互连技术正在受到越来越多的重视 [1]。这一技术通过在硅片上制作出垂直电互连来实现芯片正面与背面或上下芯片之间的互连，从而缩短了互连线的长度并为芯片提供更为优异的电性能。其应用包括：台面MOS功率器件的倒装芯片封装[2]、垂直集成传感器阵列的制造 [3]、RF-MEMS器件的封装[4]、高性能硅基板的开发 [5]和芯片的三维叠层封装[6]。 

制作硅垂直互连的基本步骤为：利用激光熔融[2]、深层等离子体刻蚀[3-4,6] 、光辅助电化学刻蚀[5]或KOH刻蚀[7] 等方法之一，在硅片上制作通孔；然后再利用溅射、电镀或化学镀等方式在通孔上沉积金属层，实现硅垂直电互连。 
虽然采用KOH湿法刻蚀工艺制作的硅通孔孔径较大，纵深比较低；但对于具有低、中引出端数的三维封装和高性能硅基板，其作为一种低刻蚀温度、低制造成本且适合于批量生产的硅通孔制作工艺，能够达到成本、性能化。 

铜由于具有较低的电阻率和工艺成本常被用于金属化互连的导电层；但铜易腐蚀、易扩散且与介质层的结合强度较弱，使得铜布线暴露在大气中或直接在其上淀积介质层时，都会影响到铜导电层的电性能和可靠性 [8-9]。因此，利用化学镀工艺的自选择沉积特性，直接在铜布线上沉积镍基合金薄膜作为防止铜腐蚀和铜向其上层介质扩散的覆盖层，比采用溅射工艺减少了后续的光刻且无需昂贵的真空设备，从而既保证了铜布线的性能，又降低了制造成本。图1为硅片上垂直互连的铜布线示意图。